您所在的位置: 首页>>组网建网>>cisco专区>>华为技术>>

高速路由器的体系结构和关键技术(1)

  • 摘要:路由器本质上是一种特殊的计算机,无论是高速核心路由器,还是边缘汇聚路由器或接入路由器大体由以下几个部分组成:系统硬件、包括嵌入式操作系统及各种协议在内的软件、网络管理系统。
  • 标签:高速  路由器  结构  技术

一、高速路由器体系结构的演变

路由器本质上是一种特殊的计算机,无论是高速核心路由器,还是边缘汇聚路由器或接入路由器大体由以下几个部分组成:系统硬件、包括嵌入式操作系统及各种协议在内的软件、网络管理系统。

网管系统也属于软件,与操作系统和协议软件的区别是网管系统是路由器中的人机交互渠道,用户通过网管系统控制整个路由器以及实现用户所需的功能。由于路由器是由硬件和软件组成的,因此,在设计路由器时,速度与可编程性是必须考虑的两个重要因素。

到目前为止,路由器的发展过程大体经过了6种体系结构。早期路由器由通用CPU和共享总线相连接的线卡组成。所有从线卡进入系统的数据包通过共享总线送至处理器,由处理器处理数据,然后作出转发的决定。随后数据包再次通过共享总线送至目的线卡的接口,然后供传输到网络的下一站或目的网络。

随着网络速度的增加,共享总线结构不能令人满意地按比例增加,成为IP数据网络的瓶颈。为了缓解互连瓶颈,在线卡中增添了处理器,这些处理器就地处理、转发大部分IP数据包,不再借助于主CPU,有效地将转发功能分布到每块线卡上。这样,大部分数据至多通过共享总线一次而不是二次,从而减少了总线上的业务量。

随着网络速度的进一步增加,上述采用增加CPU的共享总线结构不能满足实际的需要,开始涌现出新的系统,即以交换结构替代共享总线。交换结构以高出CPU几个数量级的速度传送IP数据包,而且可用分布式处理器进行处理,因而消除了互连瓶颈。

采用交换式结构,消除了互连瓶颈,但线卡处理器又成为新的瓶颈。于是出现了一种新方案,该方案采用了名为转发引擎的专用CPU卡来处理和转发IP数据包。在这类系统中,线卡仅发送信息包的报头,通过交换结构传送到转发引擎,由它作出转发决定,并将处理结果返回线卡。线卡再将IP包转发至相应的输出端口。在这个方案中,CPU仅处理一部分IP数据包,其余的数据包则直接通过高速交换结构从一个接口传送至另一个接口。任何无须CPU干预、直接在接口间进行传送的那部分IP包处于快速通路中,而任何需要CPU处理的IP包处于慢速通路中,慢速通路的数据包包括IP报头、控制包和异常包。

尽管转发引擎结构极大地提高了效率,但不断增加的速度远远超过了通用CPU满足该要求的能力,这样就要求尽可能多地将数据传入快速通路。于是,线卡上的通用CPU让位给了高速、固定功能的ASIC。通过采用高速、专用ASIC,大大减少了CPU的负担,这样,大部分IP包完全可使用快速通路通过系统,只有控制包和异常包需经慢速通路转发至CPU。但采用固定的ASIC,在提高效率的同时,付出的代价是降低通用CPU固有的可编程能力。在速度或可编程性两方面难以适应IP网络高速发展的要求。于是出现了一种名为网络处理器(NPU)的器件,它既可用于线卡的快速通路中,类似于固定功能ASIC;又具有更高级的编程能力,类似于通用CPU的功能,它在速度和可编程方面都又优良的表现,大量采用高性能的网络处理器是当前路由器的发展方向。

二、网络处理器

不同的网络处理器具有不同的速度、可编程性和功能。网络处理器的基本功能是以线速转发数据包。数据转发功能包括分类与执行,分类指的是网络处理器检查数据包并确定如何进行处理和转发的过程,而执行指网络处理器按分类结果完成数据包的转发过程。首先网络处理器根据用户编程规则对输入的数据包进行封装。其次,网络处理器根据用户可编程算法校正输入的数据。第三,对数据包进行处理,根据有关协议规则转发数据包。第四,网络处理器提供用户可编程的统计生成,以便跟踪快速通路流量的分类结果。

网络处理器具有下列数据通信功能。首先,它提供用户可编程缓冲器管理,可根据缓冲器管理算法作出转发/丢弃决定。其次,网络处理器提供业务量整形功能,可根据调度算法调度数据包的传输。第三,网络处理器能实现数据流修正。数据流修正包括数据流内的数据处理、报头与报尾的增加或删除,根据相关协议对数据进行封装、分段。所有数据流修正单元都是完全可由用户编程的。

目前,网络处理器能够处理的速率包括100Mbit/s以太网、GE、155Mbit/s、622Mbit/s、2.5Gbit/s和10Gbit/s POS的接口速率,而且可以保持线速转发。目前,较流行的网络处理器有:

Agere――Agere公司的NPU,包括快速图形处理器(FPP),路由交换处理器(RSP),和Agere系统接口(ASI)。它是一种平台处理器的解决方案,可以处理多项第二层的协议,处理速度可达OC-48的水平。Agere处理器的结构并不是依据RISC的构造,而是完全为分组处理应用重新设计的。

C-Port ( Motorola ) ――C-Port公司的C-5处理器,它有16个RISC芯核,32个串接数据处理器,和5个经过针对不同作业的需要,优化过了的处理器卸载。C-5可以执行第七层以下的分组分类作业,速度为5Gbit/s。

IBM已经开发了两种平台NPU。用于高端的NPU,命名为Rainier。Rainier的集成度很高,有16个RISC处理器芯核,和一个嵌入的MAC和/或POS成帧器。低端应用网络处理器为Charm,它是以RISC为基础的处理器,Charm是以企业的LAN和WAN接入作为应用对象。

其它网络处理器包括Intel的IXP1200、Maker(Conexant)的MXT-4000系列和MXT-5000系列、Sitera公司的Prism、MMC的nP3400等。此外,市场上有些路由器中所用的网络处理器是有关公司自行开发的。


共2页: 1 [2] 下一页
【内容导航】
 第 1 页:高速路由器体系结构的演变  第 2 页:高速路由器的关键技术
Hyper-V 虚拟化技术专题
重复数据删除技术
2008年上半年IT技术图书阅读排行大盘点
汶川大地震 IT技术人在行动
解析35岁技术人的价值与出路
 
 验证码: (点击刷新验证码)   匿名发表
  • 野蛮生长

  • 作者:冯仑著
  • “地产界的思想家”冯仑纵横生意江湖20年来,第一次系统梳理出书。  三十年来中国民营企业从前公司时代发展到公司时代,21..
Copyright©2005-2008 51CTO.COM 版权所有