VT/TU交换对边缘网影响的分析(二)(3)

作者: 佚名 出处:网侠2007　2008-04-30 00:00　   砖    好    评论  条 　进入论坛

阅读提示：对于那些在STS/AU层级监控信号的低速光纤链路（OC-3/STM-1以及OC-12/STM-4）而言，基于软件的APS解决方案可以通过经济、高效的硬件予以实现。随着城域网中的高速光纤信号（OC-48/STM-16以及OC-192/STM-64）不断激增，以软件为中心的APS解决方案需要功能更为强大的控制面板解决方案。

DCS厂商被迫提高VT/TU交叉连接芯片的处理能力，以便打造带宽为10 Gbit到160 Gbit 的系统，这一过程可以在大型专用机架中完成。而且，为了使功耗和最终的散热功能保持在可以管理的水平，全部占地面积可以扩展至若干专用于VT/TU交叉连接的全高度机架。大容量VT/TU交叉连接需要较大的占地面积，并且需要消耗巨大的能量，这使得它们无法集成到传统的ADM架构之中。最终结果便是网络中的集中式VT/TU交叉连接架构以及回程需求。

如今，随着最新工艺技术不断面世，比如0.18微米工艺和0.13微米工艺，设计人员开始有能力突破电源功耗和板卡空间的屏障。然而，当设计人员利用这些新型工艺技术在分布式网络架构中构建高密度VT/TU交叉连接时，他们遇到了新的挑战。

将交叉连接架构从单一的STS/AU支持过渡至STS/AU/VT/TU支持，需要更多能耗、更多芯片以及更多板卡空间，以保持固定的总交叉连接容量。在每个独立的STS或AU中实现配置和交叉连接所必需的片上处理资源（即晶体管），类似于监控每个独立的VT或TU所必需的资源的复杂程度。

在定义SONET和SDH时，本质内容是给定带宽中的VT和TU多于STS和AU。例如，在160 Gbit仅支持STS的交叉连接中，芯片内外存在着64条独立的2.5 GB串行链路。这会转化为3,072路不同的STS-1在特定的芯片区域进行配置和实现交叉连接。

我们可以充分利用时间片（Time Sliced）架构在经济高效的低功耗解决方案内支持所有3,072路STS-1连接，但是我们仅具备有限数量的晶体管来支持串行链路处理过程以及交叉连接管理过程。

达到上限

事实上，STS/AU交叉连接的容量存在一个上限，受到现行工艺技术的限制。如果160 Gbit的交叉连接经过扩充能够支持VT1.5的交叉连接，用于配置和交叉连接的实体将从3,072增长到86,016（3,072 STS-1，每路包含28路VT1.5）。

制造技术目前仍无法在单个芯片上提供必需的晶体管数量，所以无法在保持相同STS/AU交叉连接的同时支持巨幅增长。意即，VT/TU交叉连接的集合容量大大低于STS/AU交叉连接。因此，利用等同于仅支持STS/AU的交叉连接的集合容量建立STS/AU/VT/TU交叉连接，需要多块芯片的多级架构。随着架构向多级演进，总芯片数量和功耗呈几何数量级增长。

在利用新的工艺技术制造更高密度的低阶指针处理器时，我们将面临类似的设计困难。例如，OC-192 SONET帧的高阶指针处理器芯片可以处理192个独立的STS-1容器。如果同一信号在STS-1内包含VT，芯片必须为5,376个独立的实体（VT1.5）提供额外的低阶处理能力、净荷调整能力以及支路监控能力。不仅晶体管的总数随实体数量的增长而大幅增长，每个实体内的晶体管数量也在增长，因为我们需要更多晶体管帮助软件管理此类增长效应所产生的影响。例如，额外的晶体管必须分担APS的软件负荷，以支持高密度VT/TU交叉连接。

在设计芯片以支持VT/TU交叉连接时，另外一个需要考虑的问题便是能否集成交叉连接和低阶指针处理器。VLSI技术的进步可以支持更高密度的交叉连接和低阶指针处理器。理所当然的进步便是集成低阶指针处理器和交叉连接功能。

正如分离的方案一样，集成设计能够比两种功能保持独立的设计更快速地接近集合交叉连接容量的上限。在0.13微米工艺技术中，如果考虑支持自动保护交换所必需的额外逻辑，集成式解决方案的容量上限在2.5 Gbit到5 Gbit之间。因此，设计人员必须在所需的集合VT/TU交叉连接容量与指针处理器所需的集成级别之间实现折衷。

【相关文章】

• 边缘交换机智能与性能

共3页: 上一页 [1] [2] 3

【内容导航】  第 1 页：冲破50毫秒的桎梏  第 2 页：指向正确位置  第 3 页：硅晶片级问题